正如AMD在HPC-AI咨詢委員會英國會議上所證實的，他們的下一代服務器架構，米蘭，正在接受他們最大的客戶的測試。米蘭和Ryzen 4000將共享相同的Zen 3架構和臺積電的7nm+ EUV工藝，這意味著我們聽到的關于米蘭的大多數信息也適用于2020年的Ryzen。

根據Red Gaming Tech和Bits n" Chips的說法，AMD的許多客戶都測試過Zen 3，他們都說了同樣的話。新架構的重新設計的浮點單元使IPC在科學任務中增加了近50%，而整數任務增加了10-12%。兩者的結合使混合工作負載的IPC增加了約17%或更多。

Zen 3將提供性能收益，“與您對一個全新架構的期望完全一致”。

- AMD高管Forrest Norrod告訴華爾街

一些泄露的AMD幻燈片，經業界人士證實并詳細闡述，解釋了這些IPC改進是如何產生的。不像從Zen+跳到Zen 2，它合并了兩個四核CCXs (core complex)到一個八核CCD (core complex die)， Zen 3據報道有統一的八核CCD。這在理論上做了兩件事:從根本上減少了平均的內核間通信延遲，并增加了每個內核可用的L3緩存的數量。

擁有一個統一的八核CCD是非常強大的。在我們的4ghz比較中，我們發現9900K中最匹配的線程有46.5 ns的通信延遲，而最不匹配的線程有52.6 ns的通信延遲。3700X有兩個CCXs，最好的結果是30.2 ns，最差的結果是84.6 ns。這意味著，在Cinebench等線程間通信最少的應用程序中，Zen 2可以擊敗Intel，但在游戲等通信頻繁的應用程序中，Intel具有優勢。

據傳的Zen 3八核CCD設計顛覆了這一觀點，并可能奪走英特爾在游戲中的延遲優勢。測試表明，Zen 3明顯地“顯著地增強了”整個芯片的延遲。我懷疑許多米蘭的服務器cpu是否已經測試過游戲，但是當消費者Zen 3真正到來時，游戲中的IPC增長可能會比我們目前所聽到的更多。

重新設計CCD需要重新設計緩存。在Zen 2中，每個CCD都有32mb的L3緩存，但它被分成兩個獨立的16mb包，每個CCX一個。由于采用了統一的CCD設計，所有8個核心都可以高速運行32 MB的數據。AMD的幻燈片證實了這一點，但也表明每個CCD可能有超過32mb。根據Bits n " Chips，可能會有“至少”50%的增長，但我們必須看看這是否只適用于服務器版本的芯片。

業內人士還暗示，L3高速緩存將使帶寬增加40%。AMD終于在L3帶寬上趕上了英特爾的Zen 2，所以超越他們也會讓英特爾處于下風。

除了IPC之外，Zen 3可能不會有太多其他的變化。出于一些好的理由，核心數量預計將保持不變;市場還沒有準備好，AM4不能支持更多，軟件還在努力追趕，等等。服務器芯片的時鐘速度已經明顯提高了100兆赫到200兆赫，但是AMD已經在Zen 2上積極地推進他們的時鐘，所以我們不會有太多期待。

臺積電正在升級AMD到7nm+ EUV節點，節點的變化提供了它的優勢。雖然新芯片上的升壓時鐘可能不會有太大的改善，但基礎時鐘可能會。隨著EUV(極紫外光刻技術)的引入，產量應該給AMD在定價上更多的喘息空間。當然，這一切都是理論上的，因為AMD離決定價格還有幾個月的時間。

這也許將我們帶到了最重要的一點:Zen 3在技術上已經完成，但是我們離發布還有6到12個月的時間。即使我們現在懷疑的一切都是正確的，到Ryzen 4000系列cpu發布時一切都將改變。