在7nm設計用于AMD的下一代Ryzen 3000處理器之后，臺積電已經(jīng)取消了其下一個工藝節(jié)點，并且在2020年將7nm + EUV設計用于Zen 3 CPU。您能猜出它是什么嗎?是的，這次我們談的是6nm EUV。

現(xiàn)在，如果你開始感到一種令人毛骨悚然的感覺，這可能更像是基于營銷的名稱變化，而不是晶體管尺寸的真正變化 - 類似于14nm和12nm之間的切換 - 那么我就在那里和你。畢竟，臺積電聲稱新的光刻技術將與現(xiàn)有7nm技術的設計規(guī)則完全兼容，因此基于之前光刻技術的產(chǎn)品可以非常快速地進行迭代。

也就是說，臺積電承諾6nm部件的邏輯密度提高了約18%，這或許可以說明更多真實的現(xiàn)實世界。而且，臺積電預計甚至不會在明年第一季度之前進行風險投產(chǎn)。雖然密度提升似乎與基于EUV的7nm +設計所承諾的一致，但我仍然對7nm + 6nm之間的實際差異感到困惑。特別是考慮到TSMC的5nm節(jié)點目前已經(jīng)處于風險生產(chǎn)階段并且應該出現(xiàn)在6nm之前......這些晶體管數(shù)量開始失去對我的所有意義。

這個簡短的公告片出現(xiàn)在日益可靠的DigiTimes網(wǎng)站上，除了說臺積電通過新的生產(chǎn)流程瞄準高性能計算和GPU之外，并沒有真正詳細介紹。考慮到時機，以及Zen 3將基于7nm +的預期，AMD的后續(xù)GPU和CPU代數(shù)如果要在2021年出貨，可能會出現(xiàn)在最前沿的節(jié)點。是否出現(xiàn)在6nm或5nm的出血邊緣我不確定。

了解更多：這些是您耳朵最好的游戲耳機

雖然對于明年即將推出的AMD Navi刷新來說可能還有點太早了，這將使Zen 3和Navi 20同時采用相同的7nm + EUV光刻技術。從各方面來看，它本身就是一個令人印象深刻的節(jié)點......雖然這也讓我有些頭疼。

最近有關臺積電7nm +設計的商業(yè)時報的故事表明，通過利用EUV技術，生產(chǎn)過程將使晶體管密度增加約20%。這就是6??nm EUV設計所要提供的，這讓我懷疑從7nm +到6nm的優(yōu)勢是什么。

新的DigiTimes報告可能會被混淆，而6nm將提供比7nm +更大的晶體管密度18%，而不是直的7nm光刻。這將使它成為一個更令人興奮的技術突破，但實際上6nm和7nm +節(jié)點之間實際上差別很小，除了純粹的營銷決策與競爭的新工藝設計相悖。

畢竟，臺積電并不是唯一一個讓流動節(jié)點進步的人們感到困惑的人。三星剛剛宣布其5nm EUV設計已經(jīng)完成，可隨時為客戶提供樣品。而且它還與6nm EUV節(jié)點上的合作伙伴合作。與此同時，其7nm EUV設計將于明年推出，據(jù)稱Nvidia將作為發(fā)射合作伙伴加入。

這意味著明年三星將生產(chǎn)7nm，6nm和5nm部件，這些部件都處于量產(chǎn)和風險生產(chǎn)的不同階段。從外觀上看，它們都是IP兼容的，因此合作伙伴可以設計一個，并且可以輕松地在整個硅生態(tài)系統(tǒng)中遷移。

據(jù)報道，三星的5nm EUV設計的邏輯密度比其7nm EUV工藝提高了25%，但是誰知道6nm將提供什么?18%可能?

無論發(fā)生什么事情，Nvidia似乎都相信三星的新工藝和AMD與臺積電合作，我們可能會在明年看到7nm的戰(zhàn)斗，甚至是6nm的戰(zhàn)斗。或5nm。我需要躺下來。